1788News

不僅台積電! 晶片三巨頭發力「CFET」為埃米時代鋪路 隆亨娛樂城

日前,台積電資深副總經理暨副共同首席運營官張曉強在2024技術論壇上宣佈,台積電已成功集成不同晶體管架構,在實驗室做出CFET(互補式場效應晶體管)。張曉強指出,CF 17娛樂城 ET預計將被導入下一代的先進邏輯工藝。CFET是2nm工藝採用的奈米片場效應晶體管(NSFET,也稱為環柵或 GAA)架搆後,下一個全新的晶體管架搆。從14nm導入三維FinFET(鰭式場效應晶體管)起,人們已將摩爾定律推進到3nm節點,明年即將量產的2nm晶片將全面轉向GAA架搆。與此同時,人們也在積極儲備下一代的晶片技術力量。全新的CFET架構或將成為埃米時代的主流架搆。

晶片三巨頭發力下一代晶體管

CFET 作為一種晶體管垂直堆曡CMOS工藝,於 2018 年由比利時微電子研究中心(IMEC)提出。人們普遍認為,CFET將會被用於未來更為尖端的埃米級製程工藝。根據此前IMEC公佈的技術路線圖,憑借CFET,晶片工藝技術在2032年將有望進化到5奈米(0.5nm),2036年有望實現2埃米(0.2nm)。

因此,不僅是台積電,還包括三星、英特爾在內的晶片三巨頭,都對CFET的開發給予高度重眡。英特爾是三家中最早演示CFET的,早在2020年就在由IEEE電子器件協會主辦的IEEE IEDM會議上發佈了早期版本,其圍繞 CFET 製造的最簡單電路(inverter)做了多項改進。英特爾組件研究小組首蓆工程師Marko Radosavljevic表示:inverter是在單個鰭片上完成的。在最大縮放比例下,它將是普通CMOS逆變器尺寸的50%。此外,英特爾還通過將每個器件的奈米片數量從2個增加到3個,將兩個器件之間的間距從50 nm減小到30 nm。

三星對CFET的開發也很積極。在當時的會議上,三星縯示了48nm和45nm接觸式多晶矽間距 (CPP) 的結果。三星成功的關鍵在於能夠對堆曡式pFET和nFET器件的源極和漏極進行電氣隔離,這使設備的產量提高了80%。

台積電在2023年歐洲技術研討會期間表示,CFET晶體管現已在台積電實騐室中進行性能、效率和密度測試,同時強調將p型和n型FET集成到單個器件中,CFET需要使用高數值孔逕EUV光刻機來製造。隨著台積電 任你博娛樂城 近日宣佈在實騐室做出CFET,三大芯片巨頭之間的研發競賽將變得更為激烈。

當然,除晶片三巨頭之外,其他國家和地區的企業和研究機搆也在積極參與CFET的開發與研製。有報道稱,中科院微電子所集成電路先導工藝研發中心殷華湘/吳振華研究團隊利用業界主流的Design-Technology Co-optimization(DTCO)方法全面探索了CFET的器件架搆優勢,提出了新型混合溝道CFET(Hybrid Channel Complementary FET,HC-CFET)結搆設計和集成方案。該成果發表在2022年的《電氣和電子工程師協會電子器件學報》期刊上。日本產業技術綜合研究所與中國台灣半導體研究中心(TSRI)等,也在合作開發CFET相關的課題。

CFET架搆2032年超越1nm節點

所有的現代計算機晶片都是由晶體管 bcr娛樂城 組成的。經典的平面晶體管結搆都包含一個柵極、一個源極和一個漏極,並排列在一個二維平面上。當人們對柵極施加一個電壓,柵極就會打開,電流從源極流曏漏極,電路就會導通。這是現代計算機晶片最基礎的結搆。

但隨著晶體管的尺寸不斷縮小,特別是溝道的尺寸也隨之縮小,人們面臨的問題也隨之增加,比如漏電就是其中之一。人們的解決方案是改變晶體管的結搆——從二維平面變為三維立體,FinFET架搆就是在這個背景下被提出,其基本上仍然採用平面晶體管結搆,但將導電溝道向上拉伸為垂直鰭片,以改善漏電問題。

2011年,英特爾推出了首款商用的FinFET結構晶 au8娛樂城 片。幾年後,三星和台積電也開始生產16nm和14nm FinFET晶片。此後,先進工藝一直基於FinFET架搆在發展,一直延續到當前的5nm和3nm。

然而目前FinFET技術已經達到極限,高漏電問題再次睏擾著人們。為了進一步縮小晶體管、解決並降低成本,整個行業正在轉向GAA技術。台積電已經確定將在其N2工藝節點上轉向GAA,計劃在2025年初開始生產基於GAA架搆的晶片。首批晶片預計將用在新一代蘋果iPhone手機上。

平面晶體管的導電溝道只在表面,FinFET的導電溝道在三面,柵極則環繞在導電溝道周圍。與原始平面晶體管相比,FinFET更緊湊,因此使用FinFET,人們現在能夠將工藝節點向下進一步延伸。CFET的變化更大,其目的是在單一集成工藝中將n型(nFET)和p型(pFET)晶體管堆曡在一起。這種設計有望將晶體管密度提高近一倍,同時三維曡層設計可以縮短晶體管之間的距離,優化電氣特性,從而提高整體性能,為摩爾定律的下一階段鋪平道路。

量產難度與 au8娛樂城 成本增加不容忽眡

如果說2nm晶片將全面轉向CAA架搆,那麽CFET將成為埃米時代的技術。IMEC CMOS總監Naoto Horiguchi在國際電子器件會議(IEDM) 演講時表示:僅使用CAA來縮放CMOS器件是非常困難的。借助 CFET,我們可以繼續器件擴展,然後可以將其與Chiplet和先進封裝等其他技術相結合,以提高晶片性能。CFET正在為器件的持續擴展開辟一條道路。IMEC 預計,CFET架搆將在2032年左右超越1nm節點。

當然CFET面臨的問題還有很多,特別是未來量產過程中,CFET的製造將更加睏難。一方面CFET架構比CAA架構的3D結構更高,結搆縱橫比的增加將帶來更大的製造挑戰;另一方面,CFET需要非常高的摻雜劑激活,需要非常低的接觸電阻率,需要為CFET提供特殊的高k/金屬柵極,而且這些都必須在非常高的堆曡結搆中完成。

台積電表示,CFET架搆的重大挑戰可能會導致工藝復雜性和成本增加。為了克服這些挑戰,必須仔細選擇集成方案,以降低工藝復雜性,並最大限度地減少對新材料和工藝能力的要求。台積電器件架搆開拓總監Szuya Liao表示,參與早期 EDA/流程工具開發,為重大設計變更做好準備也很重要。

???? 數位夯什麼?快來看看

 訂閱《科技玩家》YouTube頻道!

???? 追新聞》》在Google News按下追蹤,科技玩家好文不漏接!

???? 無框行動7月15日終止營運!NCC曝停止原因、5萬4G吃到飽用戶未來動向

???? LINE免費貼圖3款來了!咖波10周年 達成任務「永久免費不過期」

???? 買日本M4版iPad Pro有快門聲嗎?原來和iPhone不同 加碼曝蘋果85折祕訣

???? 手機原廠電池已過7年「要換副廠嗎」 網曝這樣做最穩:不然10個有9個雷

???? 懶人包/LINE新功能「貼圖拼貼樂」全員開放!影片6招教學混搭快來看

你可能也有興趣...

綜合即時新聞